Patrick Schmidt, M.Sc
- Gruppe: Prof. Becker
- Raum: 226
CS 30.10 - Tel.: +49 721 608-41315
- patrick schmidt2 ∂ kit edu
- Engesserstraße 5
76131 Karlsruhe
High-Level-Synthese für KI-Beschleuniger
Um die Entwurfszeit von KI-Beschleunigern zu verkürzen, hat das Gebiet der High-Level-Synthese an Bedeutung gewonnen. Es verlagert den Entwurf von den traditionellen HDL-Sprachen auf eine abstraktere Ebene, wie z. B. SystemC oder C++, und ermöglicht dem Entwickler eine schnelle Bewertung verschiedener Architekturen. Da KI-Beschleuniger sehr datenpfadlastig sind, eignen sie sich gut für diese Art der Modellierung, da sie leicht algorithmisch beschrieben werden können. Durch diese Methoden können sich die Entwickler auf die Architektur konzentrieren, während die Low-Level-Modellierung, wie z. B. Pipelining und Interfaces, von den Tools übernommen werden kann.
Compiler für Neuronale Netze
Die letzten Jahre haben eine Vielzahl von Beschleunigerarchitekturen für verschiedenste Anwendungen hervorgebracht. Insbesondere für KI-Algorithmen steht heute eine enorme Menge an Beschleunigern zur Verfügung. Eine große Herausforderung entsteht hierbei jedoch durch das Fehlen von Compiler-Toolchains, um neuronale Netze schnell und optimiert auf der Hardware evaluieren zu können. Eine vielversprechende Technologie hierbei stellt MLIR dar, da es das Design von Compilern enorm vereinfacht durch das Bereitstellen einer umfangreichen Infrastruktur.
System-Level Design Evaluation
Die größte Herausforderung im Design von KI-Beschleunigern stellt nicht die verfügbare Rechenleistung, sondern die verfügbare Bandbreite dar. Um die Recheneinheiten voll auszulasten, müssen große Mengen an Daten transportiert werden. Deshalb ist die Full-Stack Evaluation eines Systems von zentraler Bedeutung. Um dieses Vorgehen zu unterstützen, bieten Architecture Description Languages eine Möglichkeit, das System abstrakt zu beschreiben. Aus dieser Beschreibung kann dann eine Simulationsplattform des Gesamtsystems erzeugt werden. Zusammen mit einem Compiler kann damit ein mächtiges Tool für die Analyse und Evaluation des Systems geschaffen werden.
Titel | Typ |
---|---|
Online validation of trustworthy execution of neural networks using dedicated accelerators | Masterarbeit |
Konzept und Entwicklung von High-Performance Hardware Beschleunigern für Neuronale Netze | Bachelor-/ Masterarbeit |
Compiler-Based Integration of Neural Network Accelerators | Masterarbeit |