Summa cum laude für Johannes Pfau

Harte Arbeit und Entschlossenheit haben zu diesem akademischen Erfolg mit der Auszeichnung „Summa cum laude“ geführt. 

Ziel der Dissertation von Johannes mit dem Titel "RFET Reconfigurable Devices: Power Aware FPGA Architectures and Toolflow" war es, im Rahmen des Projektes PARFAIT aktive Powermanagement Techniken in FPGA Architekturen einzuführen und zu untersuchen. Der vorgestellte Lösungsansatz nutzt feingranulare, partiell dynamische Rekonfiguration, um Applikationslogik zur Laufzeit temporär durch Managementlogik zu ersetzen.

Diese realisiert eine Messung der aktuellen Laufzeitverzögerung in den entsprechenden Logikelementen, wobei die Applikation nicht beeinflusst wird. Basierend auf den Messergebnissen wird die Laufzeitverzögerung dynamisch angepasst, um die statische Verlustleistung zu reduzieren.

Das System wurde mit RFET und SOI Technologie simuliert, wobei eine bis zu 36-fache Reduktion der statischen Verlustleistung erzielt wurde.

Wir wünschen Johannes weiterhin viel Erfolg für all die großartigen Dinge, die er in Zukunft erreichen wird und freuen uns jetzt schon auf ein Wiedersehen beim nächsten ITIV-Alumni-Treffen.

Herzlichen Glückwunsch!