PARFAIT: Power-aware AmbipolaR Fpga ArchITecture

Ob im Prototyping von Digitalschaltungen oder als rekonfigurierbare Beschleuniger, bieten FPGAs vielfältige Einsatzmöglichkeiten. Ihre Performance wird jedoch stark durch den Energieverbrauch und die damit verbundene Erwärmung des FPGA sowie durch hohe Signallaufzeiten im Interconnect-Netzwerk eingeschränkt.

Die DeFET-Transistortechnologie ist ein vielversprechender Ansatz, diesen Problemen zu begegnen. Durch zusätzliche Gates bieten DeFET-Transistoren die Möglichkeit, Timing und Energieverbrauch zu beeinflussen, sowie zwischen N- und P-Kanal-Charakteristik umzuschalten (Ambipolarität). Hierdurch ergeben sich fundamental neue Möglichkeiten für FPGA-Architekturen, welche im Rahmen dieses Projektes untersucht werden.

Die Arbeiten der Projektpartner erstrecken sich von Verbesserungen an den eigentlichen DeFETs und deren Analyse über einen neuartigen Schaltungsentwurf bis hin zu darauf optimierten Architekturen für FPGAs. Im Fokus des ITIV stehen dabei u.a. die Verbesserung von Interconnects und Routing durch bidirektionale Datenübertragung sowie die (dynamische) Optimierung von Signallaufzeiten und Leistungsaufnahme durch feingranulare Anpassung der Schwellenspannung. Dies wirkt sich im Umkehrschluss direkt auf die darüber liegende FPGA Architektur aus. In enger Abstimmung mit den Projektpartnern wird erforscht, welche Art von neuartiger FPGA Architektur mit DeFETs und dem daraus entstehenden Schaltungsentwurf optimiert umgesetzt werden kann.