DI-EDAI
- Ansprechperson:
- Projektgruppe:
Prof. Becker
- Förderung:
BMBF
- Projektbeteiligte:
Karlsruher Institut für Technologie
Technische Universität München, München
Friedrich-Alexander-Universität Erlangen-Nürnberg, Erlangen
Rheinisch-Pfälzische Technische Universität Kaiserslautern-Landau, Kaiserslautern
- Starttermin:
01.05.2024
- Endtermin:
01.04.2027
DI-EDAI: Open-Source- Designwerkzeuge für den gekoppelten Entwurf von KI-Algorithmen und KI-Chips
Motivation
Das Chipdesign ist der wesentliche Schritt, um Mikroelektronik für spezifische Produkte und Anwendungen zu entwerfen. Über Kompetenz im Chipdesign lässt sich die Innovations- und Wettbewerbsfähigkeit Deutschlands stärken und ein Zugewinn an technologischer Souveränität in Europa erzielen. Um dieses Potenzial zu heben, soll das deutsche und europäische Chipdesign-Ökosystem ausgebaut werden. Dazu hat das BMBF die Designinitiative Mikroelektronik mit vier Schwerpunkten gestartet: ein starkes Netzwerk als zentrale Austauschplattform, Aus- und Weiterbildung von Talenten und Fachkräften, Forschungsprojekte zur Stärkung der Design-Fähigkeiten und der Ausbau von Forschungsstrukturen.
Projektziele
Ziel des Vorhabens ist die Entwicklung moderner KI-Chips, die in ihrem Design besonders auf Sicherheit, Vertrauenswürdigkeit und Energieeffizienz in verschiedenen Anwendungsszenarien ausgerichtet sind. Ein weiteres Ziel ist die Implementierung eines nahtlosen Übergangs von softwarebasierter KI-Algorithmenentwicklung zu einer effizienten Hardwareimplementierung. Im Fokus steht dabei die enge Verknüpfung von KI und Hardware im Designprozess sowie die Entwicklung verschiedener KI-Beschleuniger und entsprechender Architekturen. Am Ende soll eine automatisierte Entwurfsmethodik stehen, die von der KI-Software bis zur KI-Hardware reicht. Ein zentraler Aspekt ist die Schaffung eines Ökosystems, das auf Open-Source- und KI-basierten Lösungen beruht, um ein nachhaltiges und transparentes KI-Systemdesign zu gewährleisten.
ITIV Beteiligung
Das ITIV beschäftigt sich insbesondere mit der Absicherung der KI-Hardware-Beschleuniger und -Architekturen. Dazu gehört unter anderem eine Fehlertoleranzanalyse, die kritische Fehler identifiziert, welche zu einer Abweichung der KI-Vorhersage führen könnten. Sind die kritischen Fehlerquellen identifiziert, können gezielt Sicherheitsmechanismen implementiert werden, welche die Zuverlässigkeit des Systems als Ganzes erhöhen. Dabei sollen auch Methoden untersucht werden, die eine weitgehende Automatisierung des Prozesses ermöglichen.