Dr. Johannes Pfau
- Wissenschaftlicher Mitarbeiter
- Gruppe: Prof. Becker
- Raum: 125.1
- johannes pfau ∂does-not-exist.kit edu
Engesserstr. 5
76131 Karlsruhe
FPGA-Architektur und Toolchain-Forschung
Neue Halbleitertechnologien und die steigende Nachfrage nach rekonfigurierbarer Hardware mit geringem Stromverbrauch machen Änderungen in der Systemarchitektur von FPGAs erforderlich. Das Ersetzen der üblicherweise verwendeten Lookup-Tabellen durch In-Memory-Computing-Zellen oder universelle Logikmodule erfordert Anpassungen sowohl in der Architektur als auch in der Toolchain, da die Synthese von Anwendungen für solche FPGAs spezielle Algorithmen erfordert. Ähnliche Herausforderungen ergeben sich beim Umgang mit lokalisiertem Power-Management in Power-Regionen: Synthesewerkzeuge müssen diese Regionen speziell betrachten, um die Vorteile der Leistungsreduzierung in Benutzeranwendungen zu ermöglichen.
FPGA-basierte Strahlformung
Um das Verständnis der Umwelt in Bezug auf die Bio-, Geo-, Kryo- und Hydrosphäre zu erweitern, erforschen Raumfahrtbehörden neuartige weltraumgestützte Überwachungslösungen für dynamische Prozesse auf der Erdoberfläche. Die eingesetzten Satelliten müssen die riesige Menge an empfangenen Radardaten vor der Rückübertragung zur Erde reduzieren. Eine Aufgabe, die sich gut für FPGA-Datenverarbeitung eignet. Indem wir die bisher analoge Strahlformung vollständig in den digitalen FPGA-Bereich verlagern, reduzieren wir die Systemkomplexität und ermöglichen gleichzeitig die Integration weiterer Datenkompressionsalgorithmen in das System.
FPGA Datenerfassung mit hohem Durchsatz
Im Rahmen der ersten Entwicklungspläne für die 6G-Mobilkommunikation werden Testfelder mit Prototypen und Demonstrationsgeräten eingerichtet. Bei den Tests werden große Mengen an Daten erzeugt, die von Antennen-Prototypen empfangen werden und für weitere Untersuchungen gespeichert werden müssen. Die Analog/Digital-Wandlung und weitere flexible Verarbeitung wird durch RFSoC-Systeme ermöglicht, eine Kombination aus A/D-Wandler, FPGA und CPU. Um die Speicherung der Daten zu ermöglichen, müssen mehrere 100-Gbit/s-Links von mehreren RFSoC-Boards synchronisiert, an Server übertragen und auf Speichersystemen gespeichert werden.